Note for implementation added, XX3 formants in opcode 60 revised, new opcodes added
authorYuhan Xie <yxie@follis.cs.wisc.edu>
Thu, 11 Oct 2018 23:08:46 +0000 (18:08 -0500)
committerYuhan Xie <yxie@follis.cs.wisc.edu>
Thu, 11 Oct 2018 23:08:46 +0000 (18:08 -0500)
commitb19e347b97d61c054e2071b605d4ad03da05c961
treeae5a1d3fef4878a17d1ec1c348b24dcff21d622f
parentd947f0abecb00a570387487b92d5ba40f4a3b9e3
Note for implementation added, XX3 formants in opcode 60 revised, new opcodes added

Revised:
  - opcode with XX3 formats: extended opcode are expanded from 21-28 to 21-29,
with last bit treated as 0 and 1 respectively
  - The instructions with Rc bits, included Rc in the extended opcode,
treated the instructions with Rc=0 and Rc=1 as different opcodes.

new:
-xvtstdcdp (P760): DCMX field is chopped into 3 parts. May be a special case in implementation.
-**new Keyword: UIM:
   field 12-15 immediate field (xxextractuw,xxinsertw (P766))
   field 14-15 immediate field (xxspltw (P774))
  //I think UIM should be modified to a certain expression to show what exact bits are for UIM
-new Keyword: SHW:
   field 22-23 specify a shift amount in words
   skipped:
    -xxpermdi (P773), three arbitrary digits
    -xxsel (P773), XX4 form
    -xxsldwi (P774), three arbitrary digits
common/h/entryIDs.h
instructionAPI/src/InstructionDecoder-power.C
instructionAPI/src/power_opcode_tables.C